гясгрс ВХОДИТ еще ряд схем И для управления приемом и выдачей кода (рис. 4-164). Каждый, триггер предиазиачеи для запоми-иання одного разряда кода. Перед записыо кода на щнну установки О подается сигнал, переводящий все триггеры в нулевое

Р

(4*1 Ii *i-t

Заяаа n

Рнс. 4-164. Параллельные регистр.

состояние. Для зайиси кода в регистр на схемы И, соединенные с единичными входами, подаются цифры а< разрядов кода и сигнал записи информации. Возникающие иа выходах схем И сигналы воздействуют иа входы установки единицы триггеров; при а< = 1 соответствующие триггеры переводятся в единичное состояние. Для считывания кода, записанного в регистре, на схемы И, подключи1ные к выходам Q триггеров, аодается сигнал считывания. Прн этом сигналы, соответствующие единице, появляются на выходах толысо тех схем И, дли которых Qt = l.

Параллельные регистры могут быть образованы нз триггеров любого типа: асин-

хронных и тактируемых, одноступенчатых и многоступенчатых. От типа применяемых триггеров будет зависеть лишь способ управления вводом информации.

Последовательные регистры воспринимают информацию через одни (обычно, старщий) разряд и выдают ее также через один разряд, называемый выходным. По-сдедовательные регистры состоят нз триггеров, соединенных последовательно таким образом, что выходной сигнал предыдущего триггера поступает на вход последукнце-го. Все триггеры управляются общими син-хронизнрующимн импульсами, причем появление импульса на тактовом входе вызывает сдвиг записанной в нем ннфм)мацнн на одни разряд вправо или влево. Поэтому такие регистры называются регистрами сдвига.

При' йОстроенни регистров сдвига применяются триггеры типа RS, D нли /К. Наиболее просто регистр сдвига реализуется на D-трнггерах (рнс. 4-165, а). Благодаря тому, что выход Q триггера предыдущего разряда соединен со входом D последующего триггера, каждый тактовый нмпульс устанавливает последующий триггер в то состояние, в котором до действия тактового импульса находился предыдущий. Таким образом, под воздействием тактового импульса осуществляется сдвиг информации на разряд вправо. Вход первого разряда служит для приема в регистр информации в виде последовательното кода.

В регистрах сдвига, построенных по рассмотренной выше схеме, необходимо примевять двухступенчатые триггеры нлн тригг^ы е динамическим тактовым входом

О

ШТиВ!-рТтт

г- ri

at-ТИ

Qn-1

Qn-2

Q.n-4

ТИг

WV ip-p: jirpi

±j- jjiLJ- rkl r rliLJ-

□

-prrU

Рнс 4-166. Последовательные регистрв!.

Таблица 4-10

(рнс. 4-165,6). Это обстоятельство гарантирует сдвиг содержимого регистра только на один разряд под воздействием каждого тактового импульса. (В случае использования в рассмотренной схеме одноступенчатых триггеров прн достаточной длительности тактового импульса возможен сдвиг записанного в регистре кода сразу На несколько разрядов.)

При использовании одноступенчатых триггеров, тактируемых импульсами, применяют двухтактное управление регистром сдвига (рис. 4-165). Первый тактовый нмпульс в такой схеме производит запись информации нз основных триггеров предыдущих разрядов во вспомогательные триггеры последующих. Второй тактовый нмпульс, действующий после окончания первого, пе-переписывает информацию из вспомогательных триггеров в основные. Прн построении такого регистра сдвига требуется два триггера иа разряд.

Для уменьшения количества триггеров, нужных для построения регистра сдвига, можно использовать трехтактные регистры, в которых дополнительные триггеры имеются не во всех разрядах, а через один. Пусть, например, каждый четный разряд нмеет дополнительный триггер. Тогда по первому тактовому импульсу информация нз основных четных триггеров переписывается в дополнительные, по второму тактовому импульсу-нз нечетных в последующие четные триггеры и по третьему импульсу из дополнительных триггеров в нечетные основные триггеры. В результате действия трех тактовых импульсов слово оказывается сдвинутым на одни разряд.

Сдвигающие регистры применяются также для преобразования параллельного кода в последовательный и наоборот. Для этого каждые разряд регистра должен иметь дополнительный вход дли параллельного приема кода. Преобразование последовательного кода в параллельный осуществляется путем одновременного опроса состояний всех триггеров регистра, как это показано на рнс. 4-164.

В некоторых случаях возникает необходимость производить сдвиг кода как в сторону младших разрядов, так и в сторону старших разрядов (рнс. 4-166). Для этого следует предусматривать еще связь выходов младших разрядов с входами старших, что достигается цодключением выхо-26-304

дов триггеров младших разрядов к свободному входу И-ИЛИ старших разрядов. Подобные регистры называются реверсивными регистрами сдвига. При налнчнн сигнала у~\ включается прямая связь между разрядами, а прн (/=0 - обратная. Таким образом, прн (/=0 происходит сдвиг в сторону старших разрядов, а прн 1/= 1 - в сторону младших разрядов.

Импульсные счетчики. Формально импульсный счетчик можно определить как автомат Мура с N состояниями, имеющий один элементарный входной канал и задаваемый ф-цией переходов, описываемой табл. 4-10. Наличие импульса во входном канале обозначено в таблице символом 1, а отсутствие импульса - символом 0. Как видно из таблицы, при подаче на вход счетчика сигнала, равного единице, он переходит в состояние. Номер которого на единицу больше номера предыдущего состояния; если же номер состояния является максимальным, то счетчик переходит в нулевое состояние.

При кодировании состояния счетчика обычными двоичными кодами последовательных целых неотрицательных чисел, начиная с нуля, т. е. числами вида 00...00, 00...01, 00...10, 00...11 и т. д., импульсный счетчик называется двоичным. Двоичный /ц^-разрядный счетчик имеет iV=2 различных состояний, каждому нз которых соответствует двоичное число в пределах от О до 2 -1.

При построении двоичных счетчиков в качестве элементарных автоматов обычно используют двухступенчатые счетные триггеры с дополнительным входом установки нуля. В дальнейшем полагается, что такие триггеры меняют свое состояние (срабатывают) прн воздействии отрицательных перепадов 1/0. Если последовательно соединить выход 1-то триггера с Г-входом (i-f---1)-го триггера (рнс. 4-167), то получим двоичный счетчик. Удобен такой вариант кодирования состояний счетчика, каждому его состоииию приписывается двоичное число

Q==Qn-iQn-f-QiQ,>-, (4-209)

где Qt - состояние 1-го триггера в момент t. Входом счетчика является вход Т триггера младшего разряда. Покажем, что

число Q В этом случае равно числу импульсов, поступивших на вход счетчика.

Известно, что правило прямого счета в двоичной системе счисления формулируется так: для перехода от числа Q к числу Q-Ы достаточно первый нуль, считая спра-

Рис. 4-166. Реверсиввыа регистр сдвига.

Уст.О

Рис. 4-167, Асвяхроиный двоичный счетчик.

ва налево, заменить единицей, а единицы, стоящие справа от первого нуля, заменить нулимн. Это правило выражается соотношениями:

= Qi-i (О Qi-i (О .. Qo W To W.

(4-210)

где Гв(0 -сигнал на входе счетчика в момент t. Из (4-210) следует, что прн То(0=* =0 Qi{t+\)=Qi(t), т. е. триггеры не изменяют своего состоянии. При То(<)=1 изменяют свое состояние только триггеры тех разрядов, справа от которых записаны одни единицы.

Пусть теперь QmW-O и Qi(t) = \ при любом i<m, т. е. Qm(<J является первым

нулем, считая справа. Тогда при воздействии на вход счетчика следующего импульса триггер младшего разряда перейдет нз состоянии Qo(0=l в состояние Qo(<-l-l) = =0. Этот переход вызывает срабатывание следующего триггера и т. д. Последним изменит свое состояние триггер с номером т, так как ои перейдет из состояния Qm(0=0 в Qm(<-f-1)= 1, и иа этом цепь срабатываний оборвется. В результате установится состояние Qm(-H)t=l и Qi(/-fl)==0 при Km, что означает увеличение номера, состояния счетчика на единицу. Таким ойра-зом, если иа счетЧике был предварительно установлен нуль, то номер его состояния будет равен числу поступивших иа вход счетчика импульсов, что и доказывает сделанное выше утверждение.

Заметим, что после поступления на вход счетчика 2 -1 импульсов все триггеры перейдут в единичное состоиние. Следовательно, после прихода Л^-го импульСа все триггеры окажутся в нулевом состоя-

нии и счет начнется сначала. Это обстоятельство позволяет заключить, что рассмотренный счетчик производит счет импульсов по модулю 2 и записанное в нем число

Q = <mod2>.

(4-211)

где /С -число импульсов, поступивших на вход счетчика.

При этом всякий раз после перехода счетчика из состонния N-\ в нулевое состояние на выходе триггера старшего разряда формируется отрицательный перепад напряжения, который может быть использован для запуска других триггеров. Говорят, что описанный счетчик представляет собой пересчетную схему с основанием 2 .

Рассмотренный выше двоичный счетчик называется асинхронным. Это название обусловлено тем, что триггеры с приходом счетного импульса опрокидываются не одновременно, а последователвио разряд за разрядом под воздействием перепадов 1/0, вырабатываемых предыдущими разрядами. По этой же причине асинхронный счетчик называетси счетчиком с последовательным переносом.

Минимальный интервал Точ между счетными импульсами в асинхронном счетчике определяется разрешающим временем триггера младщего разряда. Однако следует при этом учитывать, что код, соответствующий ч1 слу поступииших импульсов, устанавливается нЗ счетчике с запаздыванием, после того как завершится процесс переключения триггеров. Поэтому прн необходимости считывания кодов в процессе счета интервал Твч должен быть увеличен на время, необходимое для переключения всех разрядов счетчика, т. е.

Гсч><с + <п, (4-212)

где <сч - длительность счетного импульса; <п-времи переключении второй ступени триггера.

В этом заключается недостаток асинхронного двоичного счетчика.

В синхронных двоичных счетчиках необходимые переключения триггеров происходят одновременно иепосредственио под воздействием ныходных импульсов, подаваемых на входы снихроинзацни всех триггеров. Синхронные счетчики строятся в соответствии с выражением (4-210), причем изменение состояния триггера 2-го разрида происходит только в том случае, если сигнал r (0-Q -i(OQ -2(0-ro(0. воздействующий иа его вход, будет равен единице. В зависимости от способа формироиания управляющего сигнала Ti(t) различают синхронные счетчики со сквозным и параллельным переносом.

В синхронных счетчиках со сквозным переносом функции Ti(t) формируется поэтапно при помощи схем И иа два входа в соответствии с рекуррентным соотношением

Ti(t) = Ti-i(t)Qi-t(t), (4-213)

функциональная схема синхронного счетчика со сквозным переносом изображена на рис. 4-168, а. Минимальный интервал следования счетных импульсов в счетчике со сквозным переносом также зависит от разрядности счетчика (так как задержки, вносимые последовательно включаемыми схемами И, суммируются):

Тсч> tn + in - 2) hi

(4-214)

где 3 -задержка распространения сигнала в схеме И.

щий счетчик предназначен для получения разности между числом, записанным в счетчике, и числом Импульсов, поступивших на его вход.

Напомним, что правило обратного счета в двоичной системе формулируется следующим образом: для перехода от числа Q к ближайшему меньшему Q 1 достаточно первую единицу, считая справа, заменить иа нуль, а все нули, стоящие справа от этой единицы, заменить единицами. Это правило счета будет реализовано, если в асинхронном счетчике сигнал иа вход Г-триггера сле-

Ог -

Рис. 4-168. Асинхронные счетчики со сквозным (а) и параллельный (б) ререносои.

Наибольшим быстродействием, не зависящим от разрядности счетчика, обладает синхронный счетчик с параллельным переносом, который строится в соответствии с (4-210). На рнс. 4-168,6 приведена схема четырехразрядного счетчика с параллельным переносом. Для такого счетчика

Тсч > с, + п; (4-215 >

Разрядность счетчика с параллельным переносом ограничивается возможностями логических элементов, так как чем выше разряд счетчика, тем больше входов должна иметь управляющая им схема И и тем более нагруженными оказываются триггеры предыдущих разрядов. В связи с этим иногда применяют совместно оба рассмотренных способа формирования сигналов управления триггерами в счетчике. При этом разряды счетчика разбиваются на группы, внутри которых сигналы управления формируются параллельно, а сигналы групп объединяются последовательным способом [22].

Наряду с рассмотренными счетчиками прямого счета в цифровых устройствах применяются вычитающие счетчики. Вычитаю-26*

дующего разряда подавать с инверсного выхода триггера предыдущего разряда (рис. 4-169). В этом случае триггер следующего разряда будет переключаться при пере-

РВс. 4-169. ВычвтающнВ двончяыа счетчик.

ходе триггма предыдущего разряда из состояния QityQ в 0(4-1) =! Пусть теперь Qm(0 = l и Qi(0=0 при < <т. Тогда при воздействии счетного импульса на вход счетчика первый триггер перейдет в состояние /. Этот переход вызовет переключение второго триггера в состояние / и т. д. вплоть до триггера т-го разряда, который перейдет в состояние 0. На этом цепь переключений оборВетси, так как при переходе из состояния Qm(0=l в Qm(r+ -f 1)=0 следующий триггер не бпрСкНДЫ-вается. В результате установится Qm(i+ + 1)-0 и Q<(<-(-l) = l для КМ, что озна-

чает уменьшение номера состояния счетчика иа единицу. Вычитающие синхронные счетчики строятся по тому же принципу, что и счетчики прямого счета, с той лишь разницей, что формирование управляющих сигналов в ннх производится в соответствии с выражением

Ti it) = Qi i (t) Q, 2 (0 .: i Qo (0 0 (0

при использовании инверсных выходов триггеров.

Счетчики, способные работать как в режиме сложения, так и в режиме вычитания, называются реверсивными. В реверсивном счетчике в зависимости от значения управляющего сигнала счетные входы последующих триггеров соединяются нлн с прямыми, нли с инверсными выходами предыдущих. Соединение триггеров для работы счетчика в том нли ином направленнн осуществляется прн помощи логических схем И-ИЛИ. На рнс. 4-170 в качестве примера приведена схема синхронного двоичного реверсивного счетчика со сквозным переносом.

Двоичные счетчики являются одним нз наиболее распространенных узлов цифровых устройств. Поэтому вопросу рационального нх построения уделяется большое внимание в [16, 17].

Широкое применение в цифровых устройствах находят так называемые кольцевые счетчики. Кольцевой счетчик также представляет собой цифровой автомат Мура, функционирующий в соответствии с табл. 4-10. Однако -разрядный кольцевой счетчик имеет только п состояний, причем код каждого нз них состоит нз п-1 нулей и одной единицы:

100.;;00,010.:;00,00bj;00, 000.:;01;

Таким образом, в кольцевом счетчике происходит сдвиг единицы нз разряда в разряд под действием поступающих на вход импульсов, прн этом нз последнего разряда эта единица переходит в первый. Если иа вход кольцевого счетчика подать периодическую последовательность импульсов, то оиа разбивается на группы по п импульсов в каждой. Первый нмпульс группы совпадает с появлением импульса на входе второго разряда и т. д. Это обстоятельство позволяет использовать кольцевые счетчики в качестве распределительного устройства для выработки сигналов управления в определенные моменты времени.

Кольцевые счетчики строятся иа осиове регистров сдвига с обратной связью. Одна нз возможных схем кольцевого счетчика приведена на рис. 4-171. Принцип ее работы заключается в следующем. Пока хотя бы одни нз триггеров регистра находится в единичном состоянии, схема И в цепи обратной связи вырабатывает сигнал, соответствующий логическому нулю, и в триггер первого разряда будет записываться нуль.. Только прн появлении еднннцы на выходе последнего разряда, когда триггеры предыдущих разрядов обнулятся, в первый разряд будет записана единица, которая будет снова перемещаться по регистру от первого разряда до последнего. Заметим, что последний триггер в рассматриваемой схеме можно исключить, так как его состояние повторяет сигнал на выходе схемы И. Отметим также, что кольцевой счетчик, изображенный на рнс. 4-171, обладает свойством устранять сбои в его работе, заключающиеся в появлении в коде лишних единиц.

На основе регистра сдвига путем подбора переключательной ф-цнн flo=/(Qn-i,

Рис. 4-170. Сиихроииый реверсивный счетчик со сквозным переносом.

-ian-1

Q.n-1

Рис. 4-171. Кольцевой счетчик.

Qn-2. -, Qo) в цепи обратной связи можно построить счетчик с любым коэффициентом пересчета. Так, кольцевой счетчик, известный в литературе под названием счетчика Джонсона, имеет коэффициент пересчета, превышающий в 2 раза количество его разрядов. В частности, при =5 счетчик Джонсона имеет десять состояний, которым соответствуют кодовые комбинации:

Как видно, вначале счетчик, начиная с младшего разряда, заполняется единицами, а затем нулями. На рнс. 4-172, а изображена схема подобного счетчика, представляющая собой сдвигающий регистр, у которого инверсный выход старшего разряда соединен со входом младшего. Если предварительно установить счетчик в одно из разрешенных состояний, то он будет при подаче тактовых импульсов последовательно принимать все перечисленные выше состояния. Однако прн возникновении сбоев в работе счетчика, выражающихся в переходе его в запрещённое состояние, как сами состояния, так и их число изменяются. Это явление может быть устранено путем усложнения переключательной функции в цепи обратной связи. Не останавливаясь на вопросе синтеза этой ф-Jни, укажем, что при функции Do=Qi(Qoy Qs) случайные сбои через некоторое число тактов будут устраняться автоматически. Схема такого счетчика приведена на рис. 4-172, б.

Счетчик с любым коэффициентом пересчета от 1 до 2 может быть также построен иа основе двоичных счетчиков. Сущест-

вует несколько способов построения таких счетчиков, причем все они основаны на введении в двоичные счетчики дополнительных связей. Одни нз способов иллюстрируется схемой, изображенной на рис. 4-173, а. Сигнал окончания счета R в этой схеме форми-

as 6)

Рис. 4-173. Варианты схем двоичного счетчика с произвольным коэффициентом пересчета. . .

руется следующим образом. Пусть fe -коэффициент пересчета, заключенный в интервале от 2 - до 2 . Представим число к в п-I

двоичной системе: к= 2 < 2. Тогда сиг-

нал R будет представлять собой произведение тех переменных Qs, для которых а<=1. При этом для всех состояний счетчика Q< <к сигнал на выходе схемы И будет равен нулю, а при Q=fe на выходе схемы И будет сформирован сигнал, соответствующий логической единице. Установившись в единицу по сигналу с выхода элемента И, RS-триггер подаст сигнал на входы установки нуля всех триггеров и счетчик перейдет в

г-1 г<

9ч

Рис. 4-172, Варианты схем счетчика Джонсона,

нулшое состояние. По этой причине сигнал иа выходе элемента И вновь примет нулевое значение, но тем не менее /С-трнггер до прихода следующего импульса будет находиться в единичном состоянии. Таким образом, состояние счетчика Q=fe будет существовать лищь кратковременно. В результате но приходе fe-ro импульса счетчик перейдет в нулевое состояние. С приходом следующего импульса Л5-триггер установится в нулевое состояние, а после окончания импульса на выходе счеягчика установится единица. Следовательно, счетчик, изображенный на рнс. 4-173, в, нмеег коэффициент пересчета fe>=10.

В случае необходимости можно построить счетчик с коэффициентом пересчета, задаваемым двоичным кодом. Одни нз вариантов такого счетчика изображен на рис. 4-173, б. В этом счетчике сигнал окончания счета формируется в соответствии с соотнощением

ставляет:

п-1=- = Л QiOi-

= Л (Q, V ai).

Отсюда видно, что при at-l единичный сигнал на выходе элемента И возможен только ири Qi=ai=l. Следовательно, сигнал сброса триггеров иа нуль будет вырабатываться только после перехода счетчика в состояние Q=k. Поэтому коэффициент пересчета рассматриваемого счетчика опре-

деляется равенством А- S- Принцип

построения различных счетчиков и других узлов иа элементах с памятью рассматриваются в [16,20].

Многоразрядные сумматоры. Многоразрядные сумматоры строятся нз одноразрид-ных сумматоров. В завнснмостн от того, по какому принципу построены одноразрядные сумматоры, различают комбинационные и накапливающие сумматоры. Полная схема сумматора может строиться из одноразрядных сумматоров различными способами. Различают параллельные и последовательные сумматоры. Возможен также промежуточный вариант - параллельно-последовательный сумматор.

Рисунок 4-174, а иллюстрирует построение последователвяого сумматора комбинационного типа. Для его создания требуется всего один одноразрядный сумматор.

Цифры слагаемых поступают на входы X VI у последовательно, начиная с младщего разряда, В первом такте на выходе S появляется младщяй разряд суммы, а на выходе р - цифра переноса во второй разряд. Цифра переноса запоминается на оДин такт и поступает Иа вход г одновременно с поступлением цифр второго разряда слагаемых И т, д. Результат S записывается в освобождающиеся разряды регистра одного вз слагаемых.

Время сложения п-разрядных чисел в сумматоре последовательного действия со-

где Тс - время сдвига кода в регистре.

Построение параллельного сумматора комбинационного типа показано на рис. 4-174,6. Количество одноразрядных сумматоров в нем равно количеству разрядов в складываемых числах. Йа входы х \i у каждого нз ннх подаются цифры одного нз разрядов слагаемых, а входы г соединены с выходами р соседних младших разрядов.

С\Лп-1

4S3-

-fCkl

.Сг c -i\i

aobo 41 bi иг Ьг a. .i b .i

Рис. 4-174. Многоразрядные комбинационные сумматоры.

Сумма появляется на выходах одноразрид-ных сумматоров и на выходе добавочного разряда (предусмотрена возможность переноса нз старшего разряда). На вход г самого младшего разряда прн обычном суммировании должна подаваться цяфра 0.

Таким образом, параллельный сумматор для сложения двух -разрядных чисел содержит, грубо говоря, в раз больше оборудования, чем последовательный сумматор. Естественно, что от него желательно получить и выигрыш во времени суммирования примерно в п раз.

Однако, как видно из рис. 4-174,6, в параллельном сумматоре образование сигналов переноса выполняется последовательно разряд за разрядом, так как цифру переноса из данного разряда в следующий нельзя получить прежде, чем станет известен перенос из предыдущего младшего разряда в данный разряд. Время образования в одноразрядном сумматоре выходного сигнала переноса р, отсчитываемое от момента подачи на его вход сигнала переноса из предыдущего разряда, называется временем задержки переноса и обозначается Хр. Максимальное время сложения двух -разрядных чисел в параллельном сумматоре с последовательными переносами определяется выражением

Тел = т. -f пхр, (4-216)

где Те - время сложения чисел в однораз-ридном сумматоре по модулю 2. При большом числе разрядов п время сложения определяется в основном временем переноса 7сл=птр.

Основой одноразрядного сумматора накапливающего типа является счетчик импульсов. Двоичные накапливающие сумматоры строятся на базе счетчиков по модулю два, т. е. триггеров со счетными входами. Одноразрядный сумматор имеет один вход, на который последовательно подаются раз-

a-i bi

1усг„0

Qm ЛЗ

Pbc. 4-175. Накаплввающие сумматоры.

ряды слагаемых и цифра переноса в данный разряд и два выхода S и р: иа одном выходе формируется сумма S по модулю два, а иа другом - сигнал переноса р в старший разряд (рис. 4-175, в).

Заметим, что за время суммирования в одном разряде триггер должен переключаться до 3 раз. Четвертое переключение необходимо при установке 0. С этим связан основной недостаток накапливающего сумматора - низкое быстродействие. Однако если далее к сумме первых двух чисел нужно добавить третье, четвертое число и т. д., то добавление каждого нового числа потребует максимум двух переключений триггера, потому что к началу сложения цифры одного из слагаемых уже находятся в счетчике. В связи с этим проигрыш в скорости при выполнении многократных суммирований по сравнению с комбинационным сумматором, получается не слишком большим. В то же время экономия в количестве оборудования получается заметной.

Последние соображения справедливы только для параллельной схемы, когда для каждого разряда имеется отдельный сумматор, в котором можно хранить цифру суммы данного разряда. Поэтому в последовательной схеме накапливающие сумматоры не применяются.

На рис. 4-175, б показан принцип соединения одноразрядных накапливающих сумматоров в сумматоре параллельного действия. Слагаемые подаются на вход сумматора поочередно параллельным кодам. При подаче второго слагаемого иа выходах Qi триггеров образуется сумма слагаемых по модулю два, а на выходах схем И - сигналы переноса. На следующем этапе сигналы

переноса складываются с поразрядной суммой, в результате чего могут вновь возникать переносы в старшие разряды. Имеющиеся между сумматорами линии задержки исключают возможность наложения во времени сигналов переноса и второго слагаемого.

Кодирующие и декодирующие преобразователи

Современные системы обработки информации часто состоят из устройств, работа которых основана на различных принципах. Соответственно носителями информации в этих устройствах иВляются разлн< иые по своим свойствам сигналы. При испол>зо-ваини в системах обработки информации цифровых -автоматов возникает необходимость преобразования непрерывных сигналов в двоичный код и обратного преобразования кода в непрерывные сигналы.

Существует большое число различных типов кодирующих преобразователей, работающих иа основе различных принципов; различны также нх конструктивные и схемные решения. Но любой кодирующий преобразователь должен выполнять три основные операции: дискретизацию сигнала во времени, квантование по уровню и кошфоваиие.

При осуществлении операции дискретизации по времени производится образование импульсного сигнала, представляющего собой последовательность импульсов, амплитуда которых изменяется в соответствии с изменением непрерывного сигнала. Схема квантования по уровню производит отображение бесконечного множества всевозможных значений амплитуд импульсов иа некоторое конечное множество значений, называемых уровнями квантования. Кодирование дискретной величины х, принимающей значения Xi, Xj,.... Xm, состоит в обозначении каждого значения х< некоторой кодовой комбинацией а -! вп-г ... Оц. Следует заметить, что в реальных кодирующих преобразователях некоторые операции могут быть совмещены как по времеин, так и схемное

Наибольшее распространение получило числовое кодирование информации, прн котором в сущности производится измерение аналоговых величин, причем результаты измерения выдаются в виде последовательности двоичных кодов.

Задачей декодирующих преобразователей является представление информации, заданной в цифровой форме, их аналогами-напряжением, угловым перемещением и т. д. Дискретный характер информации при этом сохраняетси, т. е. выходная величина, как и входная, принимают конечное число значений. Из декодирующих преобразователей наиболее широко применяются преобразователи <код - напряжение

(ПКН).

Преобразователи скод - напряжение .

Рассмотрим распространенную схему ПКН (рис. 4-176], Здесь найряженда Е ясточяи-

ка подводится к нагрузке через делитель сопротивлений, причем ключ i находится и положении /, если в< = 1, и в положении 2, если а<=0. Эти условия будут иыполие-вы, если ключи ПКН управляются сигналами с триггеров регистра, в котором хранится код. Используя метод узловых потенциа-лои, определяем наприжение иа выходе преобразователи:

п-1 / /п-t \

Е 2 ад gi + sA- (4-217)

(=0 / \/=о /

Рис. 4-176. Схема преобразователя сод - напряжение иа резисториом делителе.

Рис. 4-177. Схема преобразователя код-жеиие типа R-2R.

иапря-

Пусть сопротивления и ветвях удовлетворяют соотношению

/?, = Ло2-, т.е; g; = go2. (4-218)

Тогда выражение (4-217) можио записать в виде

п-1 I/ п-1 \

u Eg SS U S2 + ffH =

i=0 / \ i=0 I

=---, (4-219)

где A - число, записанное в регистре. Из (4-219) видно, что напряжение на выходе ПКН пршорцнонально числу А.

Описанная схема имеет существенный недостаток: она требует применении сопротивлений п номиналов, что в интегральном

нсполнеинн связано с технологическими трудностями. Поэтому наибольшее распространение получнлн ПКН типа R-2,R (рнс. 4-177). Двухпозициоиные ключи fe< в этой схеме также управляются триггерами соот-нетствующих разрядов регистра. Напряжение на выходе преобразователя удобно определить методом наложения. Пусть ключ ki замкнут, а все остальные ключи разомкнуты. Цепная схема нз сопротинлений R-1R обладает тем замечательным свойст-иом, что ее входное сопротивление равно IR независимо от числа звеньев. Поэтому li-l=EIZR и ие зависят от номера ветви. Ток в нагрузке, создаваемый источником Е в -Й ветви, можно определить, если учесть, что в каждом из узлов ток делится пополам:

= lT = (£/ЗЛ) 2- -f- ,

t = 0, 1, , п-\.

В соответствии с принципом наложения п-1

где А-число, записанное в регистре. Наприжение на Rn

2Е 2

/н=2/?Уа = -Л = -Л'. (4-220)

где Л'=Л2- =0, On-iOn 2 ... ао(2)- число, в котором запятая зафиксирована перед .старшим разрядом, т. е. А'<1. Таким образом, напряжение на нагрузке пропорционально числу А.

Преобразователи гнапряжение - код . В зависимости от способа образования кодовых комбинаций во времени различают следующие осноиные типы преобразователей напряжение - код (ПНК).

ПНК последовательного счета, в котором преобразуемая величина сравнивается с непрерывно возрастающей или уменьшающейся по линейному закону эталонной не-личиной, изменение которой регистрирует-сн цифровым счетчиком тактоных импульсов. В момент равенства входной и эталонной величин работа счетчика прерывается и с него счнтывается значение преобразуемой величины.

ПНК| реализующий метод цифровой следящей системы. В таких преобразователях учитываетси результат предыдущего преобразования, что позволяет получить дополнительный выигрыш в быстродействии.

ПНК с поразрядным сраниеиием, в котором в каждом такте преобразования определяется одна цифра кодовой комбинация. В преобразователях такого типа эталонное напряжение в процессе преобразона-ния скачком приближается к измеряемой величине до тех пор, пока разность между ними не окажется меньше шага квантования.

ПНК считывающего типа, в котором преобразуемое напряжение сравнивается в

одни такт с полной шкалой эталонных напряжений. Иногда преобразователи такого типа называют преобразователями непо-средствениой оценки.

На рис. 4-178 показана структурная схема ПНК последовательного счета. Основными элементами ПНК являются: генератор пилообразного напряжения (ГПН), запускаемый импульсом Ul, который определяет момент начала преобразования; схема сравнения напряжений илн компаратор (К); генератор тактовых импульсов ТИ; счетчик импульсов, являющийся выходным устройством преобразователя.

Код

Ряс. 4-178. ПНК последовательного счета.

J . D-i.

Рис. 4-179. BpeueHHiie диаграммы, поясняющие работу схемы, изображенной иа рис. 4-178.

Схема сравнения - устройство с двумя входами и одним выходом. На один из входов подается преобразуемое напряжение Ux, а иа другом-эталонное э. Напряжение на выходе схемы сравнения соответствует логической единице, если ( а- )>0, и логическому нулю, если (Ыа-Ux)<6.

В момент пуска преобразователя импульсом Ul счетчик устанавливается в нулевое состояние, запускается ГПН и иа вход счетчика начинают поступать от ГИ тактовые импульсы. Снимаемое с ГПН линейно изменяющееся напряжение непрерывно сравнивается с измеряемым; в момент нх )авенства компаратор формирует импульс .1г, прекращающий подачу импульсов на счетчик. Количество импульсов, подсчитанное счетчиком и представленное в двоичной системе, является цифровым выражеинем

преобразуемого иапряження. Временные диаграммы сигналов в характерных точках ПНК показаны на рис. 4-179.

Максимальное время преобразования входной величины

T p-2T+T<NTr, (4-221)

где Гт - период тактовых импульсов; Гв - время восстановления ГПН и N - число уровней квантования.

Из рнс. 4-179 видно, что время преобразования зависит от преобразуемого напряжения, причем результат преобразования совпадает со значением входной величины в конце операции преобразования. При периодическом запуске кодирующего преобразователя через равные интервалы времени это явление приводит к тому, что квантование по времени оказывается неравномерным. Тем ие менее полученные отсчеты обычно считают периодическими, относя их к какому-нибудь моменту периода дискре-тизацяи (например, к середине цикла преобразования). Это приводит к дополнительной ошибке преобразователя, так как во время преобразования входное напряжение изменяется. Наибольшая динамическая ошнйса получается при максимальном по модулю значении производной входного напряжения

Естественно потребовать, чтобы эта ошибка ие превышала шаг квантования при данном числе разрядов, т. е.

Отсюда с учетом (4-221) получаем условие для периода тактовых импульсов:

du.

(4-222)

Стоящая в правой части выражения (4-222) велнчнна представляет собой минимальную длительность нарастания напряжения от нуля До максимального значения, а в случае импульсного сигнала - примерно длительность фронта. Для длительности (>ронта спранедлива приближенная оценка 1] <ф 0,25/Д/, где А/ -ширина спектра преобразуемого сигнала. Используя эту оценку, выражение (4-222) можно представить в виде

Fr>22&f = 2f, (4-223)

где Ft - частота следования тактовых импульсов.

Выражение (4-223) позволяет определить наибольшую ширину спектра преобразуемого сигнала при заданном числе разрядов и известном быстродействии счетчика. Для устранения динамической ошибки иногда используют метод запоминания входного сигнала, соответствующего моменту начала преобразования. .